Intel Nova Lake-S no tendría caché vertical, pero sí bLLC con 144 MB de L3, y el cómo lo van a hacer es tan simple como brillante
La filtración: dos tamaños de compute tile
Lo primero y más importante, la filtración de HXL revela que el Nova Lake en su configuración de 8 x P-Core + 16 x E-Core en su Compute Tile tendrá dos tamaños distintos según si incluye bLLC o no, siendo fabricados ambos silicios bajo TSMC N2, a saber, 110 mm2 sin bLLC y 150 mm2 con bLLC.
Los entendidos lo habrán leído a la primera, el resto solo tiene que entender una cosa: hay 40 mm2 entre un Compute Tile y otro, pero ¿qué tiene de especial esto? Pues que llevamos teorizando, dando por sentado desde hace más de un año, que Intel iba a incluir caché vertical como hace AMD con sus Ryzen X3D.
El enigma de la caché vertical
Si es vertical, ¿cómo es posible que haya una diferencia de nada menos que 40 mm2 si AMD usa exactamente el mismo CCD y a misma área total para su caché vertical? Señoras, señores, aquí comienza la hipótesis, y les pido humildemente que se agarren a sus asientos y cojan palomitas, porque lo que un servidor va a decir es disruptivo y muy largo de explicar: no hay caché vertical en Nova Lake-S, pero sí bLLC.
Intel y la necesidad de más caché
Intel no quiere usar caché vertical, pero necesita más caché para competir con los Ryzen X3D. He barajado tres posibles hipótesis, de las cuales, solo voy a explicar con detalle la que creo correcta:
Habría caché vertical, pero esos 40 mm2 suponen un die superior inmenso y un Compute Tile específico para lograr los 144 MB de L3 totales.
La caché no sería vertical, sería lateral y se estaría sumando al Compute Tile como un silicio anexo interconectado entre Base Tile y un Bus D2D mejorado y ultra rápido con un Clock muy alto.
No hay silicio extra, no hay caché vertical ni lateral, simplemente es una expansión interna de la L3 dentro del Compute Tile, transversal, troncal y totalmente transparente para el software y SO.
La opción 1 con la caché vertical se descarta porque supone un coste tremendo y desmesurado. Añadir un silicio extra a modo de caché vertical y encima ampliar el Compute Tile en 40 mm con el coste de TSMC N2, y suponiendo que se use N3B para la L3 extra, es desperdiciar una cantidad impresionante de dinero.
La solución: ampliación interna del l3
La opción 2 con la caché lateral es todavía más descabellada, porque implica latencia que reduciría los costes frente a la opción 1, pero el ancho de banda y la latencia resultante no compensan. Tras una cantidad ingente de cálculos, solo me quedó pensar en una tercera solución… ¿Cómo van a hacerlo?
La opción más simple es la ganadora, y eso es algo que a AMD le ha dado un resultado increíble en los últimos años. Al ampliar la L3 internamente, Intel logra un equilibrio óptimo entre coste y rendimiento.
Un breve repaso histórico
Para entender de dónde venimos y a dónde vamos con Nova Lake-S, recordemos que con Rocket Lake (Core 11) Intel dividió los núcleos físicamente mediante el Ring Bus central. Con los Core 12, se incluyó la L3 en el bus central, unificando el Ring Bus con la bLLC.
Esto creó problemas de latencia que Intel solucionó en Meteor Lake. Lunar Lake añadió los LPE-Core dentro del Compute Tile mediante un «Network on Ring», dejando el Clúster sin acceso a la L3, a la que solo podían acceder los P-Core y E-Core.
La innovación de intel con nova lake
Intel ampliará la L3 troncal creado un PDK con dos librerías distintas para cada Compute Tile. La manera de optimizar todo y cuadrar el círculo es tener dos Compute Tile distintos. La diferencia es la L3, que se amplía internamente sin necesidad de adiciones externas.
Sabemos que físicamente las CPU tendrán la misma área de 45 x 37,5 mm. Arrow Lake-S y su Compute Tile fueron creados en N3B, mientras que en 2 nm y Nova Lake con el N2 de TSMC obtenemos 110 mm2 sin bLLC, o 150 mm2 con bLLC.
Resumiendo
Intel ha optado por una solución simple pero eficiente para su bLLC en Nova Lake-S, evitando los costos y la complejidad de una caché vertical o lateral. Esta innovación promete mantener a Intel competitivo frente a los Ryzen de AMD, ofreciendo a los consumidores una opción robusta y bien equilibrada para sus futuras necesidades de procesamiento.